プレスリリース

本記事では、2023年10月02日に行ったプレスリリースによる予告に続き、RISC-V Day Tokyo 2024 Winterのプログラム内容が2023年12月27日に決まりましたので、これを告知するものです。

概要
日本国内最大規模のリスクファイブイベント『リスクファイブ デイズ 東京 2024 ウインター』を2024年1月16日火曜日に東京都文京区本郷にある東京大学伊藤国際学術研究センターで開催します。今年は、
（1） RISC-V ソリューション
（2） RISC-V 開発
（3） RISC-V から始まった半導体民主化
（4） RISC-V 研究
（5） RISC-V 展示ブース
（6） RISC-V ポスター研究発表会
（7） RISC-V プレス説明会
（8） RISC-V 書籍販売
の8つのプログラムを実施します。こレラの内容は、展示者や主催者の都合により変更されることがあります。

（1） RISC-V ソリューション 2024年1月16日 9:00-17:00地下2階 伊藤謝恩ホール

司会　SHコンサルティング株式会社
田胡 治之（Haruyuki Tago）

講演者 （敬称略） と講演内容
講演名、講演内容と時間は暫定でありニーズにより変更されることがあります。

時間 発表時間 言語 プレゼンテーション題名 発表者 | 所属機関
9:20-9:30 10分 EJ 歓迎の言葉 天野 英晴 | 慶應義塾大学

9:35-9:55 20分 日 オープニング：日本の半導体・デジタル産業戦略の現状（仮）（招待講演）
齋藤 尚史 | 経済産業省 商務情報政策局 情報産業課・課長補佐

9:55-10:10 15分 - 座席移動 | バイオブレイク 時間（15 分間）

10:10-10:40 30分 英 データセンタ応用に向けた高性能RISC-Vとドメイン固有アクセラレーション （DSA）導入について（仮題）
トラビス・レニア | ベンタナ・マイクロシステムズ（米国）

10:45-11:15 30分 英 元アップル A | MシリーズCPU設計者が アスキャロンRISC-V CPUにおける 設計トレードオフを解説 ARM 対 RISC-V、ベクトル 対 テンソル、ハード 対 ソフト（仮題）
ウエイ・ハン・リエン | テンストレント（カナダ）

11:20-11:40 20分 英 急増する AI / ML / HPC マーケットニーズに応える1088 個の超低消費電力ベクトル RISC-V コアを備えた ET-SoC-1 チップ による アクセラレータソリューション （仮題）
アート・スウィフト | 代表取締役社長, エスペラント・テクノロジーズ（米国）

11:45-12:00 15分 日 ポスターセッション紹介
中條 拓伯 | 准教授, 国立大学法人 東京農工大学 情報工学専攻 情報工学科（日本）

12:00-13:00 60分 昼休み: 60分間 ブース見学が可能です。

13:00-13:30 30分 日 Open Virtual Platform （OVP） モデルとテクノロジーに基づいたRISC-Vプラットフォームと周辺機器モデル 命令セット シミュレーター、システム エミュレーター、仮想プラットフォーム Imperas ISS （仮題）
ラリー・ラピデス | インペラス（英国）

13:30-14:00 30分 日 自動車の電子化と自律性の実現とRISC-Vについて（仮題）
杉本　英樹 | デンソー株式会社

14:10-14:40 30分 日 RISC-V設計を推進: 半導体イノベーションの将来を創るシーメンスEDAの技術（仮題）
シーメンス EDA （ドイツ）

14:40-14:55 10分 - 座席移動 | バイオブレイク 時間（15 分間）ブース見学が可能です。

14:55-15:25 30分 日 RISC-Vカスタム命令を用いた機械学習を使いセキュアにセンサーアクティビティを検出（仮題）
明石 賢二 | コダシップ ジャパン（ドイツ）

15:30-16:00 30分 日「ARC-V」：自動車、AIoT、HPC、モバイル市場における半導体イノベーションの次のステップを可能にするシノプシス RISC-V プロセッサ IP（仮題）
日本シノプシス合同会社（米国）

16:05-16:25　20分 日
オフィス機器、決済端末、IoT などを応用とする コンボ ワイヤレス RF フラッシュ MCU RISC-V プラットフォーム（仮題）
影山 賢二 | ギガデバイス ジャパン（北京）

16:30-17:00 30分 日　ラピダスの迅速かつ統合された製造サービス - 先端半導体ファブが開拓する未来の日本の半導体ビジネスのかたち（仮題）
ラピダス株式会社

17:05-17:35 30分 日　自動車の未来を実現するRISC-Vがもたらすイノベーション：自動車マーケティング・スペシャル・インタレストグループ（SIG）（仮題）
河崎俊平　一般社団法人　|　RISC-V協会RISC-V インターナショナル

17:40-17:50　10分　日　閉会の辞
池田 誠 | 東京大学

17:50-18:00 15分　-　クリーンアップ

画像１：ロゴとしてリストされていても、出展者、主催者の都合により変わることがありますので、ご承知おきください。



（2） RISC-V 開発　2024年1月16日 14:40-17:00　地下１階ギャラリー１

司会　株式会社DTSインサイト　プロダクトソリューション事業部　営業部　営業一課
栗屋　淳（Kuriya Atsushi）

講演名、講演内容と時間は暫定で状況により変更されます。

時間 発表時間 言語 プレゼンテーション題名 発表者 | 所属機関 （with URL）

15:30-15:40 10分 日　歓迎の言葉　河崎 俊平 | 一般社団法人RISC-V協会

15:45-16:05 20分 日　ベンタナマイクロシステムズ システム紹介
山口さとる | ベンタナ マイクロシステムズ ジャパン

16:10-16:30 20分 日　ポストムーアの半導体技術と最近のAIチップ設計拠点の活動
内山 邦男 | 国立研究開発法人産業技術総合研究所（産総研）AI開発センター

16:35-16:55 20分 日　テンストレント製品と国内活動アップデート（仮題）
中野 守 | テンストレント ジャパン

17:00-17:30 20分 日 エスペラント AI / ML / HPC アクセラレータを使ったデータセンタ製品（仮題）
笠原 栄二 | エスペラントテクノロジーズ　他

17:30-18:00 30分　クリーンアップ

（3） RISC-V から始まった半導体民主化　2024年1月16日 13:00-14:50　地下１階ギャラリー１

司会　株式会社DTSインサイト　プロダクトソリューション事業部　営業部　営業一課
栗屋　淳（Kuriya Atsushi）

講演名、講演内容、時間は暫定的なもので、状況に応じて変更されます。
時間 発表時間 言語 プレゼンテーション題名 発表者 | 所属機関 （with URL）

13:00-13:10　10分　会場設営

13:10-13:30　n20分 日　歓迎の言葉 | JASA版RISC-Vプラットフォームの整備に向けて
小檜山 智久 | 一般社団法人 組込みシステム技術協会 （JASA） 技術本部 ハードウェア委員会 RISC-V WG主査 （株式会社 日立産機システム）

13:35-13:55　20分 日　シリコン設計・製造のオープンソース化と民主化への取り組み（仮題）
岡村 淳一 | 株式会社AIST Solutions（アイストソリューションズ）

14:00-14:20　20分 日　オープンソースによるASIC/LSI/IC 製造をアクセス可能とし分野を超えたイノベーションをコラボレーションにより実現（仮題）
今村 謙之 | メディアアーティスト, ISHI-KAI https://ishi-kai.org/

14:25-14:45　20分 英　プロジェクト Google Open Secura（前編）：プロジェクトの動作原理とシステム基盤を構成するコア要素（仮題）
Brian Murray （VeriSilicon）, Kenny Vassigh （Google）, Cindy Liu （Google） -

14:50-15:10　20分 英 プロジェクト Google Open Secura （後編）: RISC-V を使用した ML | RoT | SoC ハードウェア実装、ツールチェーン、および将来の展望（仮題）
Bangfei Pan （Google）, Brian Murray （VeriSilicon）

（4） RISC-V 研究 　1月16日 13:00-18:00　地下１階ギャラリー２

司会： シドニー大学 工学部 コンピュータサイエンス学部 学部長ユニット 対外関係部門責任者
サンドラ・マーゴン女史
Sandra Margon, Head, External Relations, Faculty of Engineering, THE UNIVERSITY OF SYDNEY

講演名、講演内容、時間は暫定的なものであり、状況により変更となる場合がございます。

時間 時間 言語 プレゼンテーション題名 発表者 | 所属機関 （with URL） 講演資料

13:00-13:10 10分 会場設営

13:10-13:20 10分 英　歓迎の挨拶 TBD

13:25-13:45 20分 英　RISC-V の進歩: メモリの安全性とセキュリティの強化 （仮題）
スリ・パラメスワラン教授 | シドニー大学電気情報工学部校長兼教授（オーストラリア）

13:50-14:10 20分 英 RISC-V命令機能関連（仮題）
小島 拓也 | 助教授　東京大学 大学院情報理工学系研究科 システム情報学専攻

14:15-14:35 20分 英 RISC-VにおけるTEE （Trusted Execution Environment）とCC （Confidential Computing）
須崎有康 | 教授 情報セキュリティ大学院大学

14:40-15:00 20分 英 領域特化型RISC-Vプロセッサを活用した省エネルギーかつ高性能コンピュータアーキテクチャの開発：多田研究室の最新の進展状況（仮題）
多田十兵衛 | 山形大学大学院理工学研究科准教授

15:00-15:15 15分 15 分間 席移動 | バイオブレイク タイム 展示ブース見学が可能です

15:15-15:35 20分 英 RISC-Vの機能強化：ハードウェアアクセラレーション、暗号化、セキュリティソリューション
ホン チヨン トウク & 範 公可 | 教授 電気通信大学（UEC）

15:40-16:00 20分 英 RISC-V 上の Linux - ソフトウェア エコシステムのアップデート（仮題）
ウエイ フー | レッドハットソフトウェア（北京）有限公司

16:05-16:25 20分 英 RISC-VのBi-Endian機能及びレジスタサイズ可変機能のハイパーバイザを用いた評価
島村光太郎、田中勇気、松本典剛 | 日立製作所

16:30-16:50 20分 英 rv64ilp32: 32 ビット Linux の将来
Ren Guo | スタッフ エンジニア、Linux CPU サブシステム、アリババ （中国）

16:55-17:15 20分 英 RISC-VメニーコアアーキテクチャによるFPGAオーバーレイ性能の強化
山口佳樹 | 筑波大学／熊本大学

17:20-17:40 20分 英 機能強化型ハードウェア RISC 命令『CHERI』のRISC-Vへの応用（仮題）
ケンブリッジ大

17:45-18:05 20分 英 RuyiSDK: 100 万人の RISC-V ソフトウェア開発者を対象に設計ツールを準備する
Wei Wu | 中国科学院ソフトウェア研究所 PLCT研究所所長（中国）

18:10-18:30 20分 英 IoTデバイスにおけるRISC-Vオープンソースマイクロプロセッサ上でのDNN実装
中條 拓伯 | 東京農工大

18:35-18:55 20分 英 特別プログラム（シドニー大学紹介）シドニー大学

19:00-19:10 20分 - 閉会の言葉

19:15-20:00 45分 クリーンアップ

画像２：伊藤謝恩ホール　設備概要
基本事項
面積 412.71m2
客席数 396席（可動机レイアウト時）、489席（スタッキング椅子レイアウト時）
控室 [控室1]　17.89m2　4名　テーブル席
その他 [ホワイエ]　389.95m2
[クローク]　B2階ホワイエ
[通訳室]　1室 （別途仮設通訳ブース設置可）
[道具搬出入用EV]　客用と兼用　内法寸法2000×2050×2300　積載荷重2000kg



（5） RISC-V 展示ブース　2024年1月16日 11:15-17:00 地下2階 ホワイエ

展示者・内容は変更になる可能性がありますことをご了承ください

ブース番号 Time Booth Title （with URL） Company （with URL） Note
ブースA 12:00 - 17:00 シーメンス EDA ツール紹介　シーメンス EDA

ブースB 12:00 - 17:00 コダシップ製品紹介 コダシップ ジャパン

ブースC 12:00 - 17:00 京都マイクロコンピュータ製品説明 京都マイクロコンピュータ

ブースD 12:00 - 17:00 デンソー　プロセッサIP紹介　デンソー株式会社

ブースE 12:00 - 17:00 ベンタナ マイクロシステムズ 製品紹介 ベンタナ マイクロシステムズ

ブースF 12:00 - 17:00 テンストレント製品紹介　テンストレント ジャパン

ブースG　12:00 - 17:00　ラピダス紹介 Rapidus株式会社

ブース番号 Time Booth Title （with URL） Company （with URL） Note

ブース1 12:00 - 17:00 ベリシリコン製品紹介　ベリシリコン株式会社
ブース2 12:00 - 17:00 ギガデバイス製品紹介 ギガデバイスジャパン株式会社
ブース3 12:00 - 17:00 シドニー大学紹介 シドニー大学
ブース4 12:00 - 17:00 インペラス製品紹介 インペラス
ブース5 12:00 - 17:00 使用中止（スロープであることが判明したため）
ブース6 12:00 - 17:00 DTSインサイト製品・サービス紹介 株式会社DTSインサイト

（6） RISC-V ポスター研究発表会　2024年1月16日 12:00-17:00　地下2階 ホワイエ

司会　准教授 | 国立大学法人 東京農工大学　知能情報工学科
中條 拓伯
技術展示場所　：Location No.　RISC-V ポスター 展示 （ホワイエ）の配置図を参照ください。
枠 発表時間 言語　出展テーマ　発表者 | 所属機関
決定後発表します。


画像３：地下１階のフロアプラン
ギャラリー1（104m2、天井高2.7m）・定員　50名程度
ギャラリー2（53m2、天井高2.7m）・定員　30名程度



行事情報

1.行事名:　RISC-V Day Tokyo 2024 Winter　リスクファイブ デイ 東京 ２０２４ ウインター

2. 開催日時、方法:
２０２４年１月１６日（火） ８：３０ 〜 ２０：３０（日本時間）東京大学・本郷キャンパス　「伊藤国際学術研究センター」内　伊藤国際謝恩ホール、ホワイエ、多目的スペース、ギャラリー１、ギャラリー２などを使用

3. 関連サイト：
参加登録: https://riscv-day-tokyo-2023-winter.peatix.com/view
（URLは、2023となっていますが開催は2024年1月16日です）
会議情報（和文）: https://riscv.or.jp/risc-v-day-tokyo-2024-winter/
会議情報（英文）: https://riscv.or.jp/en/risc-v-day-tokyo-2024-winter-en/

4. 目的と内容:
一般社団法人RISC-V協会は、２０２４年１月６日に『リスクファイブ デイ 東京 2024 ウインター』を後援します。リスクファイブ デイは、リスクファイブの研究者、技術者、サプライヤの発表の場です。データセンター向けAIドメイン専用プロセッサ、AIoTシステム、セキュリティ、オープンシリコン、量子コンピュータなどの分野も含む、 RISC-Vに関連する優れた技術発表や技術者を一堂に会し、技術認知度の向上、企業アカデミック連携の実現、技術交流、 情報収集などの機会を提供します。

5. SNS:
Web: https://riscv.or.jp/
Twitter: @riscv_a
Slack: https://risc-v-association.slack.com
Facebook: https://www.facebook.com/riscv.a

6. 後援（予定）
RISC-Vインターナショナル （RISC-V International :スイス）, 一般社団法人RISC-V協会（日本）, 一般社団法人 組込みシステム技術協会 RISC-Vワーキンググループ（日本）, NEDO 国立研究開発法人 新エネルギー・産業技術総合開発機構

7. 一般社団法人RISC-V協会の後援内容：協会会員によるカンファレンス開催サポート

8. リスクファイブデイズの運営：
SHコンサルティング株式会社
〒104-0061　東京都中央区銀座7丁目18-13-502
田胡　治之　（事務局）
電話: 03-3833-3717、E-mail: haruyuki＜dot＞tago＜at＞swhwc＜dot＞com

9. 一般社団法人RISC-V協会
商号　一般社団法人 RISC-V 協会
代表理事　河崎　俊平（カワサキ　シュンペイ）
事務所所在地　〒104-0061　東京都中央区銀座7-18-13-502
TEL　03-5565-0556
業種その他　従業員数10名未満法人
公式ブログ　http://riscv.or.jp

10. RISC-V 協会 賛助会員；
一般社団法人 組込みシステム技術協会（日本）

画像４：2023年6月20日に開催された『リスクファイブデイ東京2023サマー』には４５０名が参加しました。この画像は、伝説のコンピュータ・アーキテクト ジム・ケラー氏を招待し講演いただいた時のものです。３９４人の収容能力を持つ伊藤謝恩ホールがほぼ満員となりました。iPhone Mシリーズ半導体, AMDのPC用64ビットアーキテクチャ、PC用チップRYZEN、クラウド用半導体, テスラ社のオートパイロット用半導体, など商業的成功を単身でリードしたジム・ケラー氏は、生成AI用アクセラレータが中心となる半導体業界において、RISC-Vとオープンソース半導体が重要な技術になるとしました。



画像５：コンピュータを構成する抽象階層と命令セットアーキテクチャ（ISA）の関係：　命令セットアーキテクチャ（ISA、Instruction Set Architecture）とは、ハードウェアとソフトウェアの境界に位置するコンピュータアーキテクチャの一部を指す抽象階層で、プロセッサが実行する命令セット（命令群）における各命令の処理内容を定義したものです。ISAは、アセンブリ言語のプログラマーやコンパイラの設計者が、プロセッサ上でプログラムを正しく動作させるためのインターフェースとしても使用されます。ISAはソフトウェアも規定せず、物理的な実装も規定しません。同じISAを持つプロセッサでも、物理的な実装やマイクロアーキテクチャは異なることが多いです。